10月19日，半導体受託生産の世界最大手であるTSMCの魏哲家総裁は、法人説明会で、2025年から2nmのチップを生産する予定であることを明らかにした。
TSMCはすでに3nmの生産を始めており、これまで唯一iPhone A17にのみ利用され、今後は様々なバージョンで置き換わりそうである。
TSMCは、2nmのスタッフ陣を新たに設立し、新竹の宝山と高雄の工場で2024年に試作し2025年に生産を目指すと伝えられており、これまでにない取り組みとなる。
2nmでは、既存の FinFET トランジスタに代わるゲートオールアラウンド (GAA) トランジスタが導入され、N3Eでロス分が同じ状態で性能が10-15％向上、性能が同じだとロス分が25-30％低減するが、トランジスタの密度向上率は10- 20％にとどまる。ただしコストも高くつき、3nmではウェハー製造が2万ドル（約300万円）になっており、2nmでは2.5万ドル（約375万円）にのぼると見られる。
魏総裁はまた、2024年末に日本の工場で生産開始が見込まれ、2025年前半にはアメリカのアリゾナ州の工場でも生産開始予定であることを明らかにした。
（中国経済新聞）