中国のスマートフォン市場で出荷台数の減少やコスト上昇が重なるなか、ファーウェイ（華為技術）は、高価格帯スマートフォン市場で技術面の主導権を握るため、独自半導体「Kirin（麒麟）」シリーズの開発を加速させている。

ファーウェイは10月13日、上海の練秋湖研究開発センターでKirinチップに関する技術交流会を開催した。同社がKirinチップをテーマに技術交流会を開くのは6年ぶり。今回は、新たな半導体技術「ロジック・フォールディング」の量産化の進捗と、それを支える技術について、初めて体系的な説明を行った。

同社の半導体事業・無線端末チップ製品管理部門の責任者、徐松余氏は、第一財経などの取材に対し、2027年向けのKirinチップはすでにテスト段階に入り、現時点の試験結果は想定通りに推移していると明らかにした。

独自技術「ロジック・フォールディング」を量産化

徐氏によると、開発初期には、業界で前例がなく、必要な設計ツールや具体的な手法も存在しなかったため、技術的な成果が得られるかどうか、また高い歩留まりで量産できるかどうかも不透明だったという。

しかし、開発を進めるなかで、各段階の成果が当初の想定を満たし、一部では期待を上回ったとしている。

今回の発表で注目されるのが、Kirin 9050シリーズで初めて量産化を実現したという「ロジック・フォールディング」技術だ。同技術では、複数のダイ（DIE）を一つの完全なチップとして協調設計する。これにより、信号配線の距離を短縮し、トランジスタ密度を高めるとともに、性能と電力効率の改善を目指す。

ファーウェイが公表した数値によると、Kirin 9050シリーズではトランジスタ密度が53.5％向上した。また、上位モデルのKirin 9050 Proでは、CPUの高性能コアのエネルギー効率が41％改善し、NPU（ニューラル・プロセッシング・ユニット）の演算能力は140％向上したという。

これらの数値は同社の発表に基づくもので、比較対象や測定条件の詳細については、今回の説明だけでは明らかになっていない。

ファーウェイは、チップの高密度化をさらに進めるため、複数のダイを接続する「混合接合（ハイブリッドボンディング）」技術の改良にも取り組んでいる。

徐氏によると、Kirin 9050 Proの混合接合間隔は現在1.5マイクロメートル。ファーウェイは2027年にこれを1マイクロメートルまで縮小する計画だ。将来的には、さらに多層化したロジック・フォールディング技術の実現も探る方針という。

接合間隔を縮小できれば、より多くの高速信号経路を確保でき、複雑なロジック構造を実装しやすくなる。これにより、チップの性能や電力効率を一段と高められる可能性がある。

一方、同技術を中低価格帯のスマートフォン向け製品にも適用するかどうかについては、今後の製品需要を踏まえて判断するとしている。

徐氏は、技術開発は局所的な取り組みから段階的に進める必要があると説明。混合接合の間隔を継続的に縮小することで、高速信号経路を増やし、より多くのロジックを統合できるとの見方を示した。また、技術の進展にはサプライチェーンの協力も不可欠だと強調した。

Kirinシリーズは、ファーウェイの高価格帯スマートフォンを支える重要な基盤技術だ。2020年にKirin 9000を投入した後、同社の半導体事業は供給制限の影響を受けたが、2023年8月にはKirinチップを搭載したスマートフォンが再び登場し、独自チップの復活を印象づけた。

ファーウェイによると、2023年以降、Kirinチップを搭載した端末の累計出荷台数は1億台を超えた。

今回の発表は、単なる新型チップの開発進捗にとどまらず、ファーウェイが独自の半導体設計技術を進化させ、性能と電力効率の両面で競争力を高めようとしていることを示している。

（中国経済新聞）